Certificar processadores quad-core modernos para controle de voo exige provar que a contenção em barramentos de memória compartilhada nunca causará perda de prazos de tarefas. Revelamos a metodologia matemática e a suíte de ensaios.
Configurando contadores de hardware para monitorar perdas de cache L2, ciclos de parada de barramento e estados de espera enquanto núcleos vizinhos executam padrões de estresse máximo, limites empíricos de tempo são comprovados com precisão matemática.
As matrizes de interferência e orçamentos determinísticos resultantes satisfazem diretamente os Objetivos 1 a 8 da FAA AC 20-193, estabelecendo conformidade incontestável para aeronaves comerciais.